PAT-NO:

JP403010306A

DOCUMENT-IDENTIFIER:

JP 03010306 A

TITLE:

MICROPROCESSOR

PUBN-DATE:

January 17, 1991

INVENTOR-INFORMATION:

NAME

TERAOKA, EIICHI KENGAKU, TOORU TOKUDA, TAKESHI

ASSIGNEE-INFORMATION:

NAME

MITSUBISHI ELECTRIC CORP

COUNTRY N/A

APPL-NO:

JP01146035

APPL-DATE:

June 7, 1989

INT-CL (IPC): G06F001/04, G06F009/38

ABSTRACT:

PURPOSE: To reduce the ineffective power consumption by supplying a clock to only function blocks which will be operated, in the following execution state but stopping supply of the clock to the other function blocks which will not be operated.

CONSTITUTION: First control signals CSa, CSb... CSi indicate whether function blocks 13a, 13b... 13i will be operated in the execution stage of an instruction N or not, and first control signals CSa, CSb..., are generated for corresponding function blocks 13a, 13b..., respectively. First control signals CSa, CSb..., go to the low level when corresponding function blocks 13a, 13b..., will be operated, but they go to the high level when corresponding function blocks 13a, 13b..., will not be operated, and first control signals CSa, CSb,..., are given to first control circuits 10a, 10b... 10i independently of one another. A third clock CL3 which does not overlap a second clock CL2 is given to first control circuits 10a, 10b..., through a buffer 9. Thus, clock signals CL3a, CL3b...CL3i are supplied to only function blocks detected for instruction execution out of function blocks 13a, 13b... 13i to prevent the ineffective power consumption.

COPYRIGHT: (C) 1991, JPO&Japio

⑩日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A) 平3-10306

filint, Cl. 5

識別記号

庁内整理番号

③公開 平成3年(1991)1月17日

G 06 F

1/04 9/38 301 CX 3 1 0

7459-5B 7361-5B

審査請求 未請求 請求項の数 1 (全7頁)

60発明の名称

マイクロプロセツサ

願 平1-146035 20特

健

顧 平1(1989)6月7日 220出

. 寺 岡 @発 明 者

栄

兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社エル・ エス・アイ研究所内

見 学 @発 明 者

徹

兵庫県伊丹市瑞原 4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

(22)発 明 者 田 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

三菱電機株式会社 願 人 勿出

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 大岩 増雄 外2名

1. 発明の名称 マイクロプロセッサ

2. 特許請求の範囲

(1) クロック信号で動作を制御される複数の機 能ブロックを有し、命令をデコードして実行 するパイプライン処理にて命令を処理するマ イクロプロセッサにおいて、

命令をデコードするとき、その命令実行時 に動作する機能プロックを検出する動作プロ ック検出手段と、

命令を実行するとき、検出された機能ブロ ックに前記クロック信号を供給するクロック 供給手段と

を備えることを特徴とするマイクロプロセ

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、クロック同期型マイクロプロセッ サに関する。

1

(従来の技術)

第7図は従来のクロック同期型マイクロプロセ ッサのクロック供給系の構成を示すブロック図で ある。図において7はインバータであり、これに 入力されたクロックCL3 を、これとインバータ8a, 8b…8iとによりパッファリングして遅延させ、動 作クロックCL3a,CL3b …CL3iを生成し、それを演 算部、記憶部等の各機能ブロック13a,13b …13i に供給する。

(発明が解決しようとする課題)

従来の同期型マイクロプロセッサにおいては、 全ての機能ブロックに対して実行ステージでの動 作の有無に拘らず常に動作クロックは供給されて いた。従って実行ステージで動作を行う必要のな い機能ブロックに対しても動作クロックが供給さ れ、その結果、動作を行う必要のない機能ブロッ クが動作し、余分に電力を消費するという問題が

この発明は上記のような問題点を解決するため になされたものであり、命令デコード時に、実行 ステージで動作する機能ブロックを検出し、動作

2

しない機能ブロックに対して動作クロックを供給 しないことにより電源消費量を低減するマイクロ プロセッサを提供することを目的とする。

(課題を解決するための手段)

この発明に係るマイクロプロセッサは命令をデコードするとき、動作プロック検出手段によりその命令の実行時に動作する機能プロックを検出し、命令を実行するときに、検出された機能プロックにクロック信号を供給するようにしたものである。 (作用)

この発明においては、命令デコード時に実行ステージで動作する機能プロックが検出され、検出された機能プロックにだけクロック信号が供給され、実行ステージで動作する必要のない検出されなかった機能プロックに対してはクロック信号が供給されず、無駄な電力を消費しない。

(実施例)

以下、この発明をその実施例を示す図面に基づいて説明する。

第1図はこの発明に係るマイクロプロセッサの

クロック供給系の構成を示すプロック図である。 図において1はプログラムカウンタであり、該プ ログラムカウンタ1の計数値は命令メモリ2に与 えられる。命令メモリ2にはこのマイクロプロセ ッサで実行される命令が格納されており、命令レ ジスタ4に与えられる第1のクロックCL1 のタイ ミングでプログラムカウンタ1の計数値により示 される命令Nが命令メモリ2から命令レジスタ4 に取り込まれる。取り込まれた命令Nは命令デコ ーダ6に与えられ、第1のクロックCLI と非重複 である第2のクロックCL2 のタイミングでデコー ドされて第1の制御信号CSa,CSb …CSi が生成さ れる。第1の制御信号CSa,CSb …CSi は後述する 各機能ブロック13a,13b …13i が命令Nの実行ス テージにおいて動作するか否かを示し、対応する 機能ブロック13a,13h …毎に第1の制御信号CSa, CSb …が生成される。そして第1の制御信号CSa, CSb …は対応する機能ブロック13a,13b …が動作 を行う場合は"L"、動作を行わない場合は"H" の信号となり、第1の制御信号CSa,CSb …は第1

3

の制御回路10a,10b …10i に各別に与えられる。また第1の制御回路10a,10b …には第2のクロックCL2 と非重複である第3のクロックCL3 がバッファ9を介して与えられる。第2図は第1の制御回路の一例を示す回路図であり、機能ブロック13aに対応するものを示し、他の機能ブロック13b …13i に対応するものは全く同一であるので、図示を省略する。第1の制御信号CSa はインバータ30aを介してAND ゲート31a の一端に与えられる。他端には第3のクロックCL3 が与えられる。

第1の制御回路10a,10b …では入力される第1の制御信号CSa,CSb …が"H"のときはこれがインパータ30a,30b …にて反転されて"L"となり、AND ゲート31a,31b …の出力信号CL3a,CL3b …CL3i は第3のクロックCL3 に拘らず"L"となる。一方第1の制御信号CSa,CSb …が"L"のときはインパータ31a,31b …にて反転され"H"となり、AND ゲート31a,31b …の出力信号CL3a,CL3b …は第3のクロックCL3 がそのまま出力される。

山力信号CL3a,CL3b …CL3iはパッファlla,llb

…11i を介して演算部、配位部等の機能プロック 13a,13b …13i にその動作クロックとして与えられる。機能プロック13a,13b …13i はそこに第3 のクロックCL3 が与えられたときに与えられた命令Nの実行動作を行い、第3のクロックCL3 が人

令Nの実行動作を行い、第3のクロックCL3 が人力されないときは命令Nの実行において動作を停止する。

次にこのように構成されたこの発明のマイクロ プロセッサの動作について説明する。第3図はこ の発明のマイクロプロセッサの動作を示すタイミ ング図である。

プログラムカウンタ 1 の計数値により示されるアドレスの命令 N. N+1 … が命令メモリ 2 から読出されると、それが第 1 のクロックCL1 の立上りエッジで命令レジスタ 4 に取込まれる。命令レジスタ 4 に取込まれた命令 N. N+1 … は命令デコーダ 6 に与えられ、第 2 のクロックCL2 の立上りエッジでデコードされ第 1 の制御信号CSa, CSb を生成する。ここでは機能プロック13a は命令 N. N+2,N+3 の実行時に動作せず、機能プロック13b は命

令N-1, N. N+3, N+4の実行時に動作しない。従って生成された機能ブロック13a に対応する第1の制御信号CSa は命令N, N+2, N+3のデコード時に"H"となり、その他の命令のときは"L"となる。また機能プロック13b に対応する第1の制御信号CSb は命令N-1, N, N+3, N+4のデコード時に"H"となり、その他の命令のとき"L"となる。そして第1の制御信号CSa, CSb が第1の制御回路10a, 10b に与えられ、それと第3のクロックCL3とにより動作クロックCL3a, CL3b が生成される。動作クロックCL3a, CL3b は第3図(N), 同(I)に破線で示す如く命令N-1, N…実行時に機能ブロック13a, 13b が動作しないときは第3のクロックCL3 が出力されず"L"のままとなる。

. . .

従って機能プロック13a,13b は第3図(J), 同(W) にハッチングを示すアイドル状態となり、動作しないので無駄に電力を消費しない。

次に第1の制御回路10a,10b …の他の実施例について説明する。第4図は第1の制御回路の回路図であり、この実施例では第1の制御回路10a を

AND ゲート32a で構成する。また第1の制御信号CSa,CSb …はそれが"H"のとき、それに対応する概能ブロックが命令N実行時に動作するものとする。従って第1の制御信号CSa,CSb が"L"のときは第1の制御回路10a,10b …が第3のクロックCL3 の状態に拘らず"L"となり、機能プロック13a,13b …は動作せずアイドル状態となる。

以上機能ブロックが 1 相のクロックで動作する場合について説明した。次に機能ブロックが 2 相のクロックで動作するさらに他の実施例について説明する。

第5 図はさらに他の実施例のマイクロプロセッサのクロック供給系の構成を示すプロック図である。なお第1 図と重複する部分の説明は省略する。図において15はレジスタであり、第4のクロックCL4 のタイミングで第1 の制御信号CSa,CSb …CSiを取込み第2の制御信号CTa,CTb …CTi を出力する。ここで第4のクロックは第2のクロックCL2とは非重複である。従って第1の制御信号CSa,CSb …と第2の制御信号CTa,CTb …とは変化タイミン

7

グが異なっているだけである。第2の制御信号CTa、 CTb …CTi は第1の制御信号CSa,CSb …CSi と同 様に機能プロック13a,13b …13i の命令Nの実行 ステージにおける動作状況を示し、対応する機能 ブロックが"L"の場合は動作を行うことを示し、 "H" の場合は動作を行わないことを示している。 出力された第2の制御信号CTa,CTb …CTi は第 2の制御回路19a,19b …19i に与えられる。第2 の制御回路19a,19b …19i は機能ブロック13a,13b …131 に対応して設けられており、そこには第5 のクロックCL5 がバッファ18を介して与えられて いる。第5のクロックCL5 は第3のクロックCL3 及び第4のクロックCL4 と非重複であり、第3の クロックCL3 と第5のクロックCL5 とは機能プロ ック13a,13b …の基クロックとなっている。第2 の制御回路からの出力信号である動作クロックCL 5a, CL5b … CL5i はパッファ 20a, 20b … 20i を介し て機能ブロック13a,13b …13i に与えられる。第 2の制御回路は第1の制御回路と同様に第2図又 は第4図に示す如くの構造となっている。

9

R

第1及び第2の制御回路10a,10b…及び19a,19b…が第2図に示す構造の場合、第1及び第2の制御信号CSa,CSb…及びCTa,CTbが"L"のとき、機能ブロック13a,13b…は命令Nの実行時に動作し、逆のときは動作しない。また第1及び第2の制御回路10a,10b…及び19a,19b…が第4図に示す構造の場合、第1及び第2の制御信号CSa,CSb…及びCTa,CTb…が"H"のとき動作し、逆のとき動作しない。

次にこのように構成されたマイクロプロセッサの動作について説明する。第6図はこのマイクロプロセッサの動作を示すタイミング図である。ここでは第1及び第2の制御回路10a,10b…及び19a,19b…は第2図に示す回路とする。

プログラムカウンタ1の計数値により示される アドレスの命令 N. N+1 …が命令メモリ2から読出されると、それが第1のクロックCL1の立上り エッジで命令レジスタ4に取込まれる。命令レジスタ4に取込まれた命令 N. N+1 …は命令デコー ダ6に与えられ、第2のクロックCL2の立上りエ

ッジでデコードされ第1の制御信号CSa,CSb を生 成する。ここでは機能ブロック13a は命令N,N+ 2,N+3 の実行時に動作せず、機能ブロック13b は 命令N-1, N. N+3, N+4の実行時に動作しない。従 って生成された機能ブロック13a に対応する第1 の制御信号CSa は命合N, N+2, N+3のデコード時 に "H" となり、その他の命令のときは "L" と なる。また機能ブロック13b に対応する第1の制 御信号CSb は命令N-1, N, N+3, N+4のデコード時 に "H"となり、その他の命令のとき "L"とな る。そして第1の制御信号CSa,CSb が第1の制御 回路10a,10b に与えられ、それと第3のクロック CL3 とにより動作クロックCL3a,CL3b が生成され る。動作クロックCL3a,CL3b は第6図ND、同(1)に 破線で示す如く命令N-1,N…実行時に機能ブロッ ク13a.13b が動作しないときは第3のクロックCL3 が出力されず"L"のままとなる。

また第1の制御信号CSa,CSb は第4のクロック CL4 の立上りエッジでレジスタ15に取込まれ、第 2の制御信号CTa,CTb として出力される。機能プ ロック13a に対応する第2の期御信号CTa は第1の制御信号CSa と同様に命令N、N+2、N+3の取込み時に"H"となり、その他の命令のときは"L"となる。また第2の制御信号CTb は命令N-1、N、N+3、N+4の取込み時に"H"となり、その他の命令のとき"L"となる。そして出力された第2の制御信号CTa,CTb が第2の制御回路19a,19b に与えられ、それと第5のクロックCL5 とにより動作クロックCL5a,CL5b が生成される。動作クロックCL5a,CL5b は第6図(n)、同(n)に破線で示す如く、命令N-1、N…実行時に機能ブロックCL5 が出力されず"L"のままとなる。

従って機能ブロック13a,13b は第6図(の)、同(の) にハッチングで示すアイドル状態となり動作しないので前述の実施例と同様に無駄に電力を消費しない。

なお以上の実施例ではクロック同期型のマイクロプロセッサの機能プロックが1相のクロック及び2相のクロックで動作する場合を例に説明した

1 1

が、3相以上のクロックで動作する場合にもこの 発明が適用できることは貫うまでもない。

またクロック信号のドライバとしてバッファを 1 段用いたが、バッファ複数段又は他のゲートを 用いてもよいことは言うまでもない。

(発明の効果)

以上説明したとおり、この発明においては命令のデコード時に、前記命令の実行ステークが動作をで演算部及び記憶部等の各機能ブロックが動作を行うか否かを検出し、動作を行うを検出し、動作を行わない機能ブロックに対する。 は、実行ステージに対けます。 は、大テージに対けます。 は、大テージにクロックに対けます。 は、大テージにかて必要に対してなができる。 は、大テージにかなが、大方のの機能である。 ができたいないない。 ができたいないない。 ができたいないない。 ができたいないない。 ができたいないない。 がいる。 がいる。

4. 図面の簡単な説明

第1図はこの発明の一実施例によるマイクロブ


1 2


ロセッサのクロック供給系のブロック図、第2図及び第4図は第1図における第1の制御回路の具体的な回路例、第3図は第1図におけるタイミング図、第5図はこの発明の他の実施例におけるマイクロプロセッサのクロック供給系のブロック図は第5図におけるタイミング図、第7図は従来のマイクロプロセッサのクロック供給系のブロック図である。

10a,10b・・・10i …第1の制御回路
13a,13b・・・13i …機能プロック
19a,19b・・・19i …第2の制御回路
CSa,CSb・・・CSi …第1の制御信号
CL3a,CL3b・・・CL3i…動作クロック
CTa,CTb・・・CTi …第2の制御信号
CL5a,CL5b・・・CL5i…動作クロック

なお、図中、同一符号は同一、又は相当部分を 示す。


代理人 大 岩 增 雄






at t

第 3 図



. _



第 6 Z

手 耕 補 正 **杳** (自発) 17 12 27 涵

特許庁長官殿

平 特顧略 1 - 146035号 1. 事件の表示

2. 発明の名称

マイクロプロセッサ

3. 補正をする者

事件との関係 特許出願人

東京都千代田区丸の内二丁目2番3号 住 所

名称 (601) 三菱電機株式会社

代表者 志 岐 守 哉

4.代 理 人

東京都千代田区丸の内二丁目2番3号 住 所

三菱電機株式会社内

二交电域(7375) 弁理士 大 岩 増 雄 (7375) 弁理士 大 岩 増 雄 (7375) 氏 名

5. 補正の対象

明細書の「発明の詳細な説明」の關

6. 補正の内容

明細書の第2頁第5行に「バッファリングして 遅延させ、」とあるのを「パッファリングして、」 と訂正する。

以上



2